 基本機能
タイミング／ステートアナライザは、マイクロプロセッサ・アプリケーション用に設計されました。本モジュールは最高400 MHzまでタイミング／ステート解析をサポートします。
入力チャネル
5つのオペレーティングモード
- 64チャネル タイミングモード：100 MHz
- 32チャネル タイミングモード：200 MHz
- 16チャネル タイミングモード：400 MHz (256K版)
- 32チャネル ステートモード：100 MHz
- SOC-CON用 32チャネル タイミング マルチプレクスモード ＋32チャネル タイミングモード：100 MHz
- SOC-CON用 32チャネル タイミングマルチプレクスモード ＋16チャネル タイミングモード：200 MHz
- SOC-CON用 32チャネル タイミングマルチプレクスモード ＋8チャネル タイミングモード：400 MHz
- チャネル毎にステート／タイミングモード 選択可能
- 4個のステートクロック信号、サンプリング、立ち上がり／立ち下がりエッジ
入力信号
- 16ライン毎にスレッショルド・レベル 選択可能
- 低電圧ターゲットシステム用に1.0V (1.5 .. 2.5 V)
- ノーマル電圧ターゲットシステム用に1.4V (CMOS + TTL 2.5 .. 5 V)
- プローブ補正100 KOhm/10 pF 0..10 V
要求時間にわたるトランジェントレコーディング
大容量メモリ
- 128K (256K)タイミングトランジェント、またはステートエッジ
トランジェント感度はチャネル毎にアクティブにすることができます。
タイムスタンプユニット：10ns 分解能
システムの全てのクロックおよびアナライザとの時間相関
- タイミングアナライザでステートアナライザ、PowerTrace追跡可能
- 時間相関 10ns内
同期モードで4個のクロック修飾子入力
クロック修飾子入力、入力クロック 同期可能
その他アナライザと接続し、マスタースレーブ動作
シンプルトリガ
- HIGH, LOW, RISING, FALLING, DON'T CAREの各入力に対して1つの複合コンパレータ
- トリガ条件に複数のクロックエッジを選択可能
トリガフィルタ
非同期トリガ
- 8入力ライン
- クロックおよびデータコンパレータ
- 同期トリガレジスタ
- パルス幅トリガ
- グリッチ・トリガ
Scope等へのトリガ出力
バストリガライン経由トリガ
プログラマブル・トリガおよび、レコード0〜1000%のプリトリガ・ディレイ
他のシステムユニットとトリガ
Scope等へのトリガ出力
各種出力形式
パルスジェネレータ
- 10 ns .. 40 s パルス幅
- 20ns .. 40 s 周期
- 高、低、対称パルス
- シングルトリガ
- 複合トリガユニットによるトリガ
- CAN サãƒãƒ¼ãƒˆ
- USB サãƒãƒ¼ãƒˆ
- I2C サãƒãƒ¼ãƒˆ
- JTAG サãƒãƒ¼ãƒˆ
- ASYNC サãƒãƒ¼ãƒˆ
- ユーザ定義プãƒãƒˆã‚³ãƒ«
|
- バストレース動作用に数多くの逆アセンブラ選択することができます。
SOC-CON オプション (System-On-Chip)
SOC-CONは、FPGA、ASIC用の信号ライン数が制限されたスケーラブル・コネクタです。最大1024信号数まで内部信号を同時にトレースすることができます。
|
|
- ARM9用JTAGデãƒãƒƒã‚¬
- フãƒãƒ¼ãƒˆãƒ¬ãƒ¼ã‚¹ç”¨ETMトレース
- オンãƒãƒƒãƒ—トレース用SOC-CON
|
 | |
トリガ・シークエンサ
- 4つのレベルでのフリー・プログラマブル・トリガ・シークエンサ
複合トリガによるパターンジェネレータ等の制御
トリガコンパレータ
- 各64ビットの8個のトリガコンパレータ：HIGH, LOW, DON'T CARE, RANGE, EDGE検出
4つのトリガレベル
トリガシステム内に3つの再トリガ可能な45ビットカウンタ
パターン表示
9チャネル
10nsサイクルタイム
外部／内部クロック
- 内部 100 MHz
- 外部 0..50 MHz
- 立ち上がり／立ち下り エッジ
- シングルステップ
クロック修飾子
クロック修飾子
- BUS
- External
- Trigger mode
クロック・イネーブル入力
バスへのトリガ出力
リトリガ機能
- Wait for trigger トリガ待ち
- Restart 再起動
パターン定義
- Standby
- Set
- Repeat
- (block)
- Delay
- Wait
- Restart
- Stop
|
