PowerProbe - ロジック/プロトコルアナライザ


The embedded tools company


PowerProbe - ロジック/プロトコルアナライザ
  ハイライト
最高400MHzのタイミングアナライザ
最高100MHzのステートアナライザ
64入力チャンネル
トランジェントレコーディング
時間相関のあるRISCトレース
ステートクロック用クロック選定機能
ステート及びタイミング混在モード
4個のステートクロック入力
SOCターゲット用アダプタ
オプションのパターンジェネレータ
CAN, USBなどのプロトコルサポート
 
  はじめに
タイミング/ステートアナライザモジュールは、マイクロプロセッサ・アプリケーション用に特別に設計されました。単一としてでも、各種ICDモジュールと接続してでも使用できます。高速トランジェントレコーディングにより、マイクロコントローラアプリケーションの一連のペリフェラルをトレースする際、長時間にわたり記録することも可能です。


Doc
ドキュメント
pp.pdf
( 254k)
Order
オーダー情報
Support
テクニカルサポート



 
TOP

ロジックアナライザ




基本機能

    タイミング/ステートアナライザは、マイクロプロセッサ・アプリケーション用に設計されました。本モジュールは最高400 MHzまでタイミング/ステート解析をサポートします。

入力チャネル

    5つのオペレーティングモード

  • 64チャネル タイミングモード:100 MHz
  • 32チャネル タイミングモード:200 MHz
  • 16チャネル タイミングモード:400 MHz (256K版)
  • 32チャネル ステートモード:100 MHz
  • SOC-CON用 32チャネル タイミング マルチプレクスモード +32チャネル タイミングモード:100 MHz
  • SOC-CON用 32チャネル タイミングマルチプレクスモード +16チャネル タイミングモード:200 MHz
  • SOC-CON用 32チャネル タイミングマルチプレクスモード +8チャネル タイミングモード:400 MHz
  • チャネル毎にステート/タイミングモード 選択可能
  • 4個のステートクロック信号、サンプリング、立ち上がり/立ち下がりエッジ

入力信号

  • 16ライン毎にスレッショルド・レベル 選択可能
    • 低電圧ターゲットシステム用に1.0V (1.5 .. 2.5 V)
    • ノーマル電圧ターゲットシステム用に1.4V (CMOS + TTL 2.5 .. 5 V)
  • プローブ補正100 KOhm/10 pF 0..10 V

要求時間にわたるトランジェントレコーディング

    記録深度は、トランジェント入力の遷移数によって決まります。.




大容量メモリ

  • 128K (256K)タイミングトランジェント、またはステートエッジ

トランジェント感度はチャネル毎にアクティブにすることができます。

タイムスタンプユニット:10ns 分解能

システムの全てのクロックおよびアナライザとの時間相関

  • タイミングアナライザでステートアナライザ、PowerTrace追跡可能
  • 時間相関 10ns内


同期モードで4個のクロック修飾子入力

    クロック修飾子入力、入力クロック 同期可能

その他アナライザと接続し、マスタースレーブ動作

シンプルトリガ

  • HIGH, LOW, RISING, FALLING, DON'T CAREの各入力に対して1つの複合コンパレータ
  • トリガ条件に複数のクロックエッジを選択可能



  • タイミング表示ウィンドウで直接設定

トリガフィルタ

  • 最速2.5 us

非同期トリガ



  • 8入力ライン
  • クロックおよびデータコンパレータ
  • 同期トリガレジスタ
  • パルス幅トリガ
  • グリッチ・トリガ

Scope等へのトリガ出力

バストリガライン経由トリガ

プログラマブル・トリガおよび、レコード0〜1000%のプリトリガ・ディレイ

他のシステムユニットとトリガ

Scope等へのトリガ出力

各種出力形式

  • バイナリ
  • VHDL
  • ヴェリログ

パルスジェネレータ

  • 10 ns .. 40 s パルス幅
  • 20ns .. 40 s 周期
  • 高、低、対称パルス
  • シングルトリガ
  • 複合トリガユニットによるトリガ
 
TOP

プロトコルサポート


プロトコル解析



  • CAN サポート
  • USB サポート
  • I2C サポート
  • JTAG サポート
  • ASYNC サポート
  • ユーザ定義プロトコル


 
TOP

逆アセンブララサポート


  • バストレース動作用に数多くの逆アセンブラ選択することができます。
 
TOP

SOC-CON オプション (System-On-Chip)



    SOC-CONは、FPGA、ASIC用の信号ライン数が制限されたスケーラブル・コネクタです。最大1024信号数まで内部信号を同時にトレースすることができます。



    Excalibur(ALTERA)への接続方法
    • ARM9用JTAGデバッガ
    • フロートレース用ETMトレース
    • オンチップトレース用SOC-CON

 
TOP

オプション 複合トリガ (256K版)


トリガ・シークエンサ

  • 4つのレベルでのフリー・プログラマブル・トリガ・シークエンサ




複合トリガによるパターンジェネレータ等の制御




トリガコンパレータ

  • 各64ビットの8個のトリガコンパレータ:HIGH, LOW, DON'T CARE, RANGE, EDGE検出

4つのトリガレベル

  • 4個のグローバル・イベント、デスタイムなし

トリガシステム内に3つの再トリガ可能な45ビットカウンタ

  • 時間ウィンドウ定義
 
TOP

オプション パターンジェネレータ (256K版)


パターン表示

  • リストモード
  • タイミングモード

9チャネル

10nsサイクルタイム

外部/内部クロック

  • 内部 100 MHz
  • 外部 0..50 MHz
  • 立ち上がり/立ち下り エッジ
  • シングルステップ

クロック修飾子

  • High
  • Low
  • Don't care

クロック修飾子

  • BUS
  • External
  • Trigger mode
    • High
    • Low
    • Rising
    • Falling

クロック・イネーブル入力

バスへのトリガ出力

リトリガ機能

  • Wait for trigger トリガ待ち
  • Restart 再起動

パターン定義



  • Standby
  • Set
  • Repeat
  • (block)
  • Delay
  • Wait
  • Restart
  • Stop










Copyright © 2016 Lauterbach Japan, Ltd., Kouhoku-ku, Nisso 16th Building, Yokohama-shi, Japan 222-0033  Impressum
The information presented is intended to give overview information only.
Changes and technical enhancements or modifications can be made without notice.
Last generated/modified: 27-Oct-2016