ICD In-Circuit Debugger
The embedded tools company


ICD In-Circuit Debugger

Picture
  Highlights
わかり易い高級言語及びアセンブラデバッガ
多くのコンパイラに対応
RTOS 認識
全てのホストプラットフォームに対応
高速ダウンロード
内部及び外部ペリフェラルをロジックレベルで表示
フラッシュプログラミング
ハードウェアブレークポイントとトリガー機能 (オンチップデバッグインタフェースでサポートされていれば)
マルチプロセッサ/マルチコアデバッグ
トレースとトリガーを拡張可能
ソフトウェアトレース
仮想解析
全てのTRASCE32ツールにおいて互換性
 
  Introduction
TRACE32-ICDは、チップ上に統合化されたデバッグ・トレース回路 (BDM, JTAG, ETM, OCDS, NEXUS)を使ったマイクロプロセッサ開発ツールです。これをベースとして、TRACE32-ICDでは、費用効果の高いデバッガと強力なトレース機能及び実行時間解析ツールを実現しています。

TRACE32-ICDは、イーサネット,USB,LTPのインタフェースで接続することができます。


Link Doc
ドキュメント
icd.pdf
(577k)
Support
テクニカルサポート
ICD Tutorial (800K)





TOP       基本コンセプト

TRACE32 インサーキットデバッガは、アセンブラ及び高級言語デバッガとして、費用効果の高いツールです。ICDデバッガは、主にPCやワークステーション上のスタンドアロンデバッガとして使われます。また、ECU32上のPODBUSコネクタを使ってインサーキットエミュレータTRACE32-ICE への拡張としてもご利用になれます。本構成では、ターゲット上の二つ目のCPUをデバッグするために使われます。

ホストインタフェース

ICDデバッガは、PODBUSの高速シリアルバス経由でホストシステムに接続されます。PODBUSインタフェースには以下のようなものがあります。


ISAバス用インタフェースカード (50-200KByte/s)



プリンタポートを利用するパラレルインタフェース (20-100 KByte/s in EPP mode)



PC及びワークステーション両用イーサネットインタフェース (50-800 KByte/s pipelined)

RS232インタフェース通信で実現されるソフトウェアデバッガは、選択されたプロセッサファミリでご利用になれます。(例えば、 68k、 C167、 H8Sなど).

デバッガコンフィギュレーション

ICDデバッガはオンチップデバッグインタフェース(BDM, ONCE, JTAG など)をベースとしています。TRACE32-ICDでは、ハードウェアブレークポイントやトリガー機能のようなオンチップデバッグインタフェースによって提供される全ての特別な機能をサポートしています。オプションのEPROM/FLASH Simulatorでは、ROMエリア内でのブレークポイントの設定が行えます。

BDM/JTAG Debugger


PowerDebug BDM/JTAG Debugger with RISC Controller and USB Interface


PowerDebug BDM/JTAG Debugger with RISC Controller and USB/Ethernet Interface

統合デバッガ/トレースコンフィギュレーション

NEXUSポート付マイクロコントローラ用のデバッガ/トレース/パフォーマンスアナライザ統合システムは、現在開発中です。



PowerNexus NEXUS Debugger


PowerTrace BDM/JTAG Debugger with RISC Controller, Trace and USB/Ethernet Interface

ROM Monitor コンフィギュレーション

ICD-Debuggerは、ROM Monitor ソリューションをベースとしています。8KB のモニタプログラムをメモリアドレス領域のどこにでも配置できます。モニタプログラムをリンクし、ユーザープログラムとは分けてロードするか、又はユーザープログラムと一緒にロードできます。モニタを実装するために、幾つかの割込みベクターがモニタプログラム用にリザーブされます。導入に際しては、これらの条件がターゲットソフトウェア設計の際に考慮されていなければなりません。
ホスト上のデバッガとモニタプログラム間の通信は、EPROM/FLASH simulator を介して行われます。EPROM simulator では、8-bit EPROM×2個 又は16-bit EPROM×1個をサポートしています。複数のモジュールを組合せて、32-bit, 64-bit 構成も可能です。EPROM simulator では、シミュレーションの間、ターゲットシステムのEPROM構成をソフトウェアで制限できます。この技術を使って、ページ化・バンク化EPROMをシミュレートできます。EPROMシミュレータに関するより多くの情報につきましては、ドキュメンテーションをご参照ください。


EPROM/FLASH Simulator

ICD トレース

ICD Trace は、TRACE32-ICD インサーキットデバッガの拡張モジュールです。POD-Bus 経由でICDインタフェース(オプションで、ESI EPROM/FLASH Simulator)に接続されます。このトレース機能を追加することにより、TRACE32-ICD デバッガのパフォーマンスを大幅に拡大できます。また、命令、システム状態のとちらが特別なプログラム状態を引き起こしたかの見極めを容易にします。


RISC Trace Module

PowerProbe ロジックとプロトコルアナライザ

ステート/タイミングアナライザは、64チャンネルロジックアナライザモジュールです。POD-Bus経由で接続されます。


PowerProbe Logic Analyzer

PowerIntegrator ロジックアナライザ

ステート/タイミングアナライザ・ロジックアナライザは、システムインテグレーションのために特別に設計されています。POD-Bus経由で接続されます。


PowerIntegrator Logic Analyzer with MICTOR probes

Stimuli Generator

Stimuli Generatorは、TRACE32-ICDインサーキットデバッガの拡張モジュールです。64デジタル及び12アナログチャンネルがご利用になれます。


Stimuli Generator

トリガプローブ

トリガプローブは、インサーキットデバッガ内で外部トリガイベント使用を可能にします。


Trigger Probe

クリップセット


Clip Set

パワーサプライ


Power Supply

マルチプロセッサデバッグ

PODBUS は、最大4つの独立したデバイスを制御できます。各デバイス又は各デバイスの組合せを、異なるユーザインタフェースで制御します。TRACE32 ソフトウェアでは、マルチプロセッサデバッグの実現のために、複数のデバイスを同時に実行、停止を行います。この構成を使って、1つのマスタが最大3つのスレーブを制御できます。




Other WWW Sites

ICD Tutorial

TOP       Modules



     EPROM/FLASH

8, 16, 32 Bit 動作
2, 8, 16, 64 MBit バージョン
DIL 又は PLCC アダプタ
SO アダプタ
TSOP アダプタ
インサーキットシミュレーション用ESI-CON
モニタ制御
NMI及びRESET信号生成

     ROM モニタ

エミュレータとコンパチブル
C,C++ 及びASMをサポート
EPROM Simulatorを介して通信
RS232又はカスタム化した.DLLを介して通信
Windows9x, WindowsNT 及び Unix
ソースプログラム付きモニタコード
モニタコードはロイヤリティフリー






     JTAG Debuggers

多くのオンチップデバッグインタフェースをサポート
扱い易い高級言語及びアセンブラデバッガ
多くのコンパイラに対応
高速ダウンロード
RTOS 認識
全てのホストプラットフォームに対応
内部及び外部ペリフェラルをロジックレベルで表示
フラッシュプログラミング
ハードウェアブレークポイントとトリガー機能
(オンチップデバッグインタフェースでサポートされていれば)
トレース機能拡張可能
マルチプロセッサ/マルチコアデバッグ
ソフトウェアトレース機能
仮想解析機能
USB、イーサネット又はパラレルインタフェース

     PowerTrace for NEXUS

NEXUS標準クラス1から3をサポート
オンチップ及び外部フラッシュへのプログラミング機能
メモリへのリアルタイムアクセス
ハードウェアブレークポイントとトリガー機能
最大200 MHzのプログラム及びデータフロートレース
トレース機能 (16 Mフレーム)
2点間アドレスのデータフロートレース
命令実行トリガー及びデータアクセストリガー
統計機能/パフォーマンス解析
コードカバレッジ
外部トリガー入力/出力
USB、イーサネット又はパラレルインタフェース

     Stimuli Generator

64 Digital Channels
12 Analog Channels
Pulse Generator
Pattern Generator
Connection Tester

     Trigger Probe for PODBUS

ICE, FIRE 及び ICDと共に使用
非同期トリガー機能
同期トリガー機能
パルス幅トリガー機能
異常発生トリガー
スコープトリガー出力

     PowerTrace

軽快なデバッガかつ高速ダウンロード
オンチップ及び外部フラッシュフラッシュプログラミングをサポート
ハードウェアブレークポイントとトリガー機能
(チップの仕様による)
プログラム及びデータフローのトレース
16 Mフレームトレース
統計機能
パフォーマンス解析
コードカバレッジ
USB、イーサネット又はパラレルインタフェース


     PowerTrace-II

High speed Real Time Trace
Upload and full processing within 30 seconds
per Gigabyte trace storage
Hardware breakpoints and trigger (if supported
by the on-chip debugging unit)
Program and data flow trace
1, 2 or 4 GByte trace memory
500+ MHz effective sample rate with AUTOFOCUS-II
self calibration
16 GBit/s total trace port bandwidth
Statistic functions
Performance analysis
Code Coverage
Energy Tests (with optional Analog Probe)
17 logic analyzer channels
PodBusExpress interface to PowerDebug II (Host
interface of PowerDebug II: USB2 and Ethernet 10/100/1000)

     PowerProbe

最大400MHzのタイミングアナライザ
最大100MHzのステートアナライザ
64入力チャンネル
一時記録機能
時間相関の・るRISCトレース
ステートクロック用クロック選定機能
ステート及びタイミング混在モード
4個のステートクロック入力
SOCターゲット用アダプタ
オプションのパターンジェネレータ
CAN, USBなどのプロトコルサポート

     PowerIntegrator

全チャンネルで500MHzのタイミングアナライザ
最大250MHzのステートアナライザ
204入力チャンネル
トランジェントレコーディング
時間相関のあるRISCトレース
ステートクロック用クロック選定機能
混合ステートとタイミングモード
4クロック入力
MICTOR型プローブと標準プローブ
MICTOR ディファレンシャルプローブ
アナログ電圧/電流プローブ
3G/DigRF プロトコルアナライザ


TOP       Configuration Examples

TOP       Debugger Module and EPROM/FLASH Simulator on PC with USB Interface

 
BDM/JTAG Debugger
with USB Interface
EPROM/FLASH Simulator Module
 
TOP       PowerTrace on PC or Workstation

Hub
PowerTrace BDM/JTAG Debugger and Trace
 
TOP       PowerTrace and Logic Analyzer on PC or Workstationr

Hub
PowerTrace BDM/JTAG Debugger and Trace
PowerProbe 400 MHz Logic Analyzer
 






Copyright © 2010 Lauterbach GmbH, Altlaufstr.40, D-85635 Höhenkirchen-Siegertsbrunn, Germany  Impressum
The information presented is intended to give overview information only.
Changes and technical enhancements or modifications can be made without notice.
Last generated/modified: 6-Sep-2010