Xtensaデバッガ


The embedded tools company
特長
IDE - 統合開発環境
接続
詳細および構成


Xtensaデバッガ
  ハイライト
わかり易い高級言語及びアセンブラデバッガ
バッチ処理
内部トリガサポート
ソフトウェアブレークポイント無制限
ターゲット電圧0.4〜5.0 V
コアリセット検出
リトルエンディアン、ビッグエンディアンサポート
高速ダウンロード(ETHERNET, PARALLEL, USB)
サポートチップ TENSILICA
サポートチップ CUSTOM_CPU, CUSTOM_DSP, DC_108MINI, DC_212GP, DC_232L, DC_330HIFI, DC_454CK, DC_570T, HIFI, XTENSA_9, XTENSA_LX2, XTENSA_LX3, XTENSA_LX4, XTENSA_LX5, XTENSA_LX6, XTENSA_LX7


Link Dim
モジュール
Volt
動作電圧
Order
オーダー情報
Support
テクニカルサポート
[ip.cadence.com]  Tensilica IP Page at cadence

TOP

特長


フルメモリアクセス

  • ターゲットメモリの表示/Read/Write
  • ブレークポイントの設定/削除
  • 補助メモリスペースへのフルアクセス

可変デバッグクロック速度

  • 10 kHz...50 MHz
  • 約2/3コアクロック
  • 最大100MHzまで可変 (PowerDebugのみ)

高速ダウンロード

  • 50 KByte/秒@ 12MHzコアクロック

 
TOP

IDE - 統合開発環境


 
TOP

接続


Adaptation for Xtensa

ハーフサイズアダプタ
  • 100 mil ⇒ 50 mil サイズ変換アダプタ
  • ターゲット上コネクタの設置面積を縮小化

 
TOP

詳細および構成


 
DIAMOND_CORES
DC_108MINITensilica
DC_212GPTensilica
DC_232LTensilica
DC_330HIFITensilica
DC_454CKTensilica
DC_570TTensilica
 
XTENSA_CUSTOM
CUSTOM_CPUTensilica
CUSTOM_DSPTensilica
HIFITensilica
XTENSA_9Tensilica
XTENSA_LX2Tensilica
XTENSA_LX3Tensilica
XTENSA_LX4Tensilica
XTENSA_LX5Tensilica
XTENSA_LX6Tensilica
XTENSA_LX7Tensilica



Copyright © 2017 Lauterbach Japan, Ltd., Kouhoku-ku, Nisso 16th Building, Yokohama-shi, Japan 222-0033  Impressum
The information presented is intended to give overview information only.
Changes and technical enhancements or modifications can be made without notice.
Last generated/modified: 07-Sep-2017